米NVIDIAは22日（現地時間）、「Tegra X1」の後継モデルとなる自動運転車向けSoC「Parker」の詳細を正式に発表しました。

118 NVIDIA DRIVE PX2

「NVIDIA DRIVE PX2」

既に今年1月のCESにて発表済みの自動運転車の開発プラットフォーム「DRIVE PX2」は、次世代高性能SoCであるParkerを2基搭載していることが明らかにされていましたが、NVIDIAは今回、その最新SoCの詳細について開示しました。

Parkerは「Tegra X1」の後継モデルであり、CPUおよびGPUの双方において大幅な性能向上を果たしています。かつて「Tegra K1」には、NVIDIAが独自に設計したCPUコア「Denver」が搭載されていましたが、Parkerにおいては、その後継モデルとなる「Denver 2.0」が採用されました。

2基のDenver 2.0コアと4基の「Cortex A57」コアから成る「big.LITTLE」構造のヘキサコアSoCには、256個ものCUDAコアを搭載する「Pascal」世代のGPUコアと128-bit幅のLPDDR4メモリが統合されています。

118 Parker specification

プレスリリースによると、製造には台湾TSMCの「16nm FinFET」プロセスを使用しており、他社製の競合マルチコアSoCと比較して50~100%ほど高いCPU処理能力に加え、GPUについてもTegra X1比でおよそ1.5倍となる1.5TFLOPSもの処理性能を実現させているとのことです。

なお、Tegra X1の時と同様に、NVIDIAが公称する1.5TFLOPSという値は単精度浮動小数点演算能力（FP32）ではなく、半精度浮動小数点演算能力（FP16）の値であり、FP32換算では、およそ750GFLOPSの演算能力を有していることになります。

しかしながら、PCゲーミングなどの世界においてはFP32が主流ではあるものの、未だにモバイル分野においてはメモリ帯域や消費電力を抑える関係上、FP16が重要な役割を担っていることを踏まえると、ParkerやTegra X1の方向性は理に適っていると言えるのかもしれません。

GPU Pascal（CUDAコア 256基）

対応API

 DirectX 12
OpenGL 4.5
OpenGL ES 3.1
NVIDIA CUDA 8.0
Android Extention Pack（AEP）
Vulkan API
CPU Denver 2.0 × 2 ＋ Cortex-A57 × 4
RAM 128-bit LPDDR4（ECC機能 搭載）
ディスプレイ 4K @60fps （※最大3台まで）
エンコード  H.265 / VP9（最大4K 60fps）
デコード 同上
製造プロセス 16nm FinFET

「Parker」の主なスペック

とは言え、2種類の高性能CPUコアと最新の高性能GPUコアで構成されているParkerは、あくまでも車載システム向けのSoCであり、そのままタブレットなどのモバイル端末に搭載させるにはあまりに消費電力や発熱が大きいはず。もしかすると今後、スペック構成を変更したモバイル端末向けParkerが発表されることになるかもしれません。

また、DRIVE PX2はディープラーニング分野においても非常に高い適正があり、最も複雑な推論アルゴリズムにおいて秒間24兆回もの処理を実行可能であるほか、既に全世界で80以上もの自動車メーカーや研究所などにおいて、自動運転技術の研究用途に採用されているとのことです。

[NVIDIA via PC Watch]